Producto añadido correctamente al carrito

Cantidad
Total
Continuar comprando

Realizar pago

Ingeniería

Suscribete a nuestro newsletter

¡Precio rebajado! Circuitos lógicos digitales del diseño al experimento Ver más grande

Circuitos lógicos digitales del diseño al experimento

Nuevo

Autor: Javier Vázquez del Real
Editorial: Alpha Editorial
Edición: Segunda, 2020
Formato: Libro
Rústica, 17x24
384 páginas
Peso: 0,644 Kg
ISBN: 9789587786743

Más detalles


COP$ 70.200

-10%

COP$ 78.000

Ficha técnica

ISBN9789587786743
EdiciónSegunda
AutoresJavier Vázquez del Real
EditorialAlpha Editorial
FormatoImpreso
Peso644 gramos
Páginas384
Dimensiones17x24
Año2020

Más

Contiene una serie de casos de estudio sobre diseño lógico digital que se exponen paso a paso en capítulos individuales

Reseña.

Este texto contiene una serie de casos de estudio sobre diseño lógico digital que se exponen paso a paso en capítulos individuales elaborados a modo de sesiones prácticas. Se recurre al versátil programa PSpice como herramienta para analizar a fondo en un entorno de simulación los circuitos bajo estudio. Todos los capítulos vienen acompañados de una sección dedicada a la verificación experimental de los diseños propuestos mediante montajes realizados sobre palas de prototipos.

El material se ha agrupado en tres partes:

En la primera de ellas, dedicada a presentar las características más relevantes de las familias lógicas TTL y CMOS, se persigue una primera toma de contacto con circuitos integrados digitales mediante montajes experimentales orientados a la caracterización de puertas lógicas pertenecientes a ambas tecnologías.

La segunda parte, que incide en cuestiones de diseño digital, está restringida al ámbito de la lógica combinacional y comprende seis capítulos. Cuatro de ellos hacen uso de diferentes tipos de puertas lógicas para implementar una serie de circuitos, entre los que destacan decodificadores, conversores de código, un sumador completo de un bit y un generador de paridad. Los dos capítulos restantes introducen la lógica combinacional modular integrada mediante diseños basados en un multiplexor y en un sumador de cuatro bits.

En la tercera parte, la más extensa, se amplía el abanico de dispositivos bajo estudio. Se ha escogido una selección de circuitos y sistemas digitales propios de la lógica secuencial y se ha introducido, en algunos de los diseños planteados, nueva lógica combinacional, como es el caso de diferentes decodificadores modulares. Si bien la mayoría de los circuitos secuenciales propuestos son de naturaleza síncrona, entre los que se encuentran contadores, registros de desplazamiento y otras máquinas de estados finitos, se ha reservado un espacio para el diseño asíncrono de un divisor de frecuencia.

 

Este libro va dirigido principalmente a estudiantes universitarios que cursen asignaturas sobre Electrónica Digital en Escuelas de Ingeniería y Facultades de Ciencais.

Contenido.

PARTE 1 Familias lógicas

 

1 Puertas lógicas TTL

1.1 Introducción

1.2 Estructura de una puerta TTL NAND de dos entradas

1.3 Cargabilidad de salida de una puerta inversora TTL

1.4 Características de transferencia

1.5 Entradas flotantes en puertas TTL

1.6 Caracterización temporal

1.7 Componentes

1.8 Verificación experimental

1.9 Ejercicios y cuestiones de refuerzo

 

 

2 Puertas lógicas CMOS

2.1 Introducción

2.2 Estructura de una puerta CMOS NAND de dos entradas

2.3 Cargabilidad de salida de una puerta CMOS NAND

2.4 Características de transferencia

2.5 Entradas flotantes en puertas CMOS

2.6 Componentes

2.7 Verificación experimental

2.8 Ejercicios y cuestiones de refuerzo

 

PARTE 2  Lógica combinacional

 

3 Decodificador binario básico de 2 a 4

3.1 Introducción

3.2 Decodificador binario básico de 2 a 4

3.3 Simulación

3.4 Componentes

3.5 Verificación experimetal

3.6 Ejercicios y cuestiones de refuerzo

 

4 Síntesis óptima de circuitos combinacionales

4.1 Introducción

4.2 Síntesis en forma de suma de productos (AND-OR)

4.3 Síntesis en forma de producto de sumas (OR-AND)

4.4 Síntesis de dos niveles NAND-NAND

4.5 Síntesis de dos niveles NOR-NOR

4.6 Síntesis multinivel con puertas NAND de dos entradas

4.7 Análisis transitorio: fenómenos aleatorios

4.8 Simulación

4.9 Componentes

4.10 Verificación experimental

4.11 Ejercicios y cuestiones de refuerzo

 

5 Sumador completo, generador de paridad y conversores de código

5.1 Introducción

5.2 Sumador completo de un bit

5.3 Circuitos generadores de paridad

5.4 Circuitos conversores de código

5.5 Simulación

5.6 Componentes

5.7 Verificación experimental

5.8 Ejercicios y cuestiones de refuerzo

 

6 Decodificador binario de 2 a 4 con control de polaridad

6.1 Introducción

6.2 Decodificador binario de 2 a 4 con control de polaridad

6.3 Simulación

6.4 Componentes

6.5 Verificación experimental

6.6 Ejercicios y cuestiones de refuerzo

 

7 Diseño lógico con el multiplicador 74x151

7.1 Introducción

7.2 Aplicaciones destacadas del multiplexor

7.3 Diseño de un detector BCD de números primos

7.4 Simulación

7.5 Componentes

7.6 Verificación experimental

7.7 Ejercicios y cuestiones de refuerzo

 

8 Unidad aritmética de cuatro bits con el 74x283

8.1 Introducción

8.2 Diseño de una unidad aritmética de cuatro bits en C2

8.3 Simulación

8.4 Componentes

8.5 Verificación experimental

8.6 Ejercicios y cuestiones de refuerzo

 

PARTE 3 Lógica secuencial

 

9 Generación de señal de reloj con circuitos astables

9.1 Introducción

9.2 Diseño de un multivibrador astable con puertas lógicas

9.3 Diseño de un multivibrador astable con el 555

9.4 Simulación

9.5 Componentes

9.6 Verificación experimental

9.7 Ejercicios y cuestiones de refuerzo

 

10 Contador módulo 4 reversible

10.1 Introducción

10.2 Diseño de un contador módulo 4 reversible

10.3 Simulación

10.4 Componentes

10.5 Verificación experimental

10.6 Ejercicios y cuestiones de refuerzo

 

11 Contador módulo 8 con el 74x90

11.1 Introducción

11.2 Diseño de un contador módulo 8 con el 74x90

11.3 Simulación

11.4 Componentes

11.5 Verificación experimental

11.6 Ejercicios y cuestiones de refuerzo

 

12 Contadores síncronos con el 74x163

12.1 Introducción

12.2 Diseño de contadores con el 74x163

12.3 Decodificación de estados

12.4 Simulación

12.5 Componentes

12.6 Verificación experimental

12.7 Ejercicios y cuestiones de refuerzo

 

13 Segundero con contadores modulares

13.1 Introducción

13.2 Diferentes diseños modulares de un segundero

13.3 Simulación

13.4 Componentes

13.5 Verificación experimental

13.6 Ejercicios y cuestiones de refuerzo

 

14 Registro de desplazamiento con el 74x74

14.1 Introducción

14.2 Diseño de un registro de desplazamiento de cuatro bits

14.3 Simulación

14.5 Componentes

14.5 Verificación experimental

14.6 Ejercicios y cuestiones de refuerzo

 

15 Generador de números seudoaleatorios

15.1 Introducción

15.2 Generador seudoaleatorio de tres bits

15.3 Generador seudoaleatorio de cuatro bits

15.4 Simulación

15.5 Componentes

15.6 Verificación experimental

15.7 Ejercicios y cuestiones de refuerzo

 

16 Diseños con el registro de desplazamiento 74x194

16.1 Introducción

16.2 Diseños que emplean el 74x194

16.3 Simulación

16.4 Componentes

16.5 Verificación experimental

16.6 Ejercicios y cuestiones de refuerzo

 

17 Autómatas de estados finitos de Mealy y de Moore

17.1 Introducción

17.2 Diseño según los modelos de Mealy y de Moore

17.3 Simulación

17.4 Componentes

17.5 Verificación experimental

17.6 Ejercicios y cuestiones de refuerzo

 

18 Biestables asíncronos

18.1 Introducción

18.2 Tres tipos de biestables asíncronos

18.3 Simulación

18.4 Componentes

18.5 Verificación experimental

 

19 Divisor de frecuencia asíncrono

19.1 Introducción

19.2 Diseño de un divisor de frecuencia por dos asíncrono

19.3 Simulación

19.4 Componentes

19.5 Verificación experimental

19.6 Ejercicios y cuestiones de refuerzo